저번 포스팅에서는 TVM Metaschedule을 이용하여 Resnet50 bottleneck layer를 최적화해 보고 (CPU target, Apple Macbook M1), torch.eager, torch.compile 방법과 성능을 비교해 보았습니다. 이번 포스팅에서는 Metaschedule의 결과 IR(TIR)을 살펴 보고, 사용된 optimization들을 확인해 보겠습니다. 먼저, compiler의 최적화 전략들인 operator fusion, loop tiling에 대한 내용부터 시작하겠습니다. BackgroundMemory hierarchy Reference: geeksforgeeksOperator fusion, loop tiling은 컴퓨터의 메모리 구조와 깊은 연관이 있습니다..